Высокоскоростные контроллеры PCI-Express

Мы разработали серию встраиваемых высокоскоростных PCIE контроллеров (с интерфейсом non-PCI) для решения широкого класса задач по передаче больших объёмов данных через PCI-Express. Эти контроллеры могут быть созданы на базе FPGA Altera серий Cyclone IV GX, Arria II GX / GZ, Stratix IV GX / GT.

Основные характеристики контроллеров PCIe

• Соответствие спецификациям PCI-Express 1.1 и 2.0
• Использование Altera PCIe Hard IP Endpoint
• Поддержка PCI-Express x1/x4/x8 для Gen 1 и Gen 2
• Максимальная пропускная способность контроллеров при передаче данных в одном направлении (sustained bandwidth)*:
• для PCI-Express x1 (Gen 1) - 206 Мбайт/с (на базе Cyclone IV GX)
• для PCI-Express x4 (Gen 1) - 730 Мбайт/с (на базе Cyclone IV GX)
• для PCI-Express x8 (Gen 1) или x4 (Gen 2) - 1400 Мбайт/с (на базе Arria II GX)
• для PCI-Express x8 (Gen 2) - 2600 Мбайт/с (на базе Stratix IV GX)
• Встроенный Scatter Gather DMA для записи данных из контроллера в свободную часть оперативной памяти компьютера и для чтения данных в обратном направлении
• Минимальная загрузка CPU компьютера при получении данных от контроллера PCIe
• Поддержка Plug-and-Play и Hot-Plug
• Передача данных из контроллера в компьютер по оптическому кабелю на большие расстояния (опция)
• Драйверы для Windows 7, Linux Ubuntu 10.04, 32/64

Общая схема работы контроллера PCIe: пользовательское приложение - драйвер (Windows/Linux, 32/64) - CPU PCIe Root Complex - FPGA PCIe Hard IP Endpoint - User FPGA Logic - источник данных или объект управления для FPGA. Данные передаются через PCIe x1/x4/x8 на этапе CPU PCIe Root Complex - FPGA PCIe Hard IP Endpoint.

* Максимальная пропускная способность системы контроллер-компьютер зависит от следующих параметров:

• Avalon slave performance
• Avalon clock domain crossing
• Avalon bus width
• PCI Hard IP configuration
• PCI Express width, clock speed
• PCI Express payload as set by the system
• PCI Express chipset in the host (buffer sizes, read sizes, max payload)
• CPU on the host
• Interrupt latencies on the host system
• Size of the I/O transfers
• Bi-directional vs. uni-directional Scatter Gather DMA
• Synchronous vs. asynchronous I/O